|
【產通社，12月27日訊】自從2004年發現石墨烯這種柔性的二維石墨形式(想象一下1個原子厚的鉛筆芯)以來，世界各地的研究人員一直在努力開發這種高性能材料的商業應用。
石墨烯的強度是鋼的100至300倍，最大電流密度比銅大幾個數量級，這使它成為地球上最強、最薄、迄今為止最可靠的導電材料。因此，它是一種非常有前途的互連材料，互連是現代世界中計算機和其他電子設備中連接微芯片上數十億個晶體管的基本組件。
二十多年來，互連一直由銅制成，但隨著包含銅的電子元件縮小到納米級，這種金屬遇到了基本的物理限制。“當你減小銅線的尺寸時，它們的電阻率會猛增，”電子和計算機工程系的教授Kaustav Banerjee說。“電阻率是一種不應該改變的材料屬性，但在納米尺度上，所有屬性都會改變。”
“無論是什么組件，無論是電感器、互連、天線，還是任何你想用石墨烯做的事情，只有找到一種將石墨烯直接合成到硅片上的方法，工業才會向前發展，”Banerjee說。他解釋說，所有與晶體管相關的制造過程都被稱為“前端”，晶體管是最先制造出來的要在后端合成某種東西，也就是在晶體管制造出來之后，你面臨著一個嚴格的熱預算，溫度不能超過約500攝氏度。如果硅晶片在用于制造互連的后端工藝中變得太熱，芯片上已經存在的其他元件可能會被損壞，或者一些雜質可能會開始擴散，從而改變晶體管的特性。
現在，經過十年來對實現石墨烯互連的探索，Banerjee的實驗室開發出了一種實現高導電性、納米級摻雜多層石墨烯(DMG)互連的方法，這種互連與集成電路的大規模制造兼容。一篇描述這一新過程的論文在2018年IEEE國際電子設備會議(IEDM)上被評為最佳論文之一，來自230多篇被接受進行口頭陳述的論文。這也是《自然電子》雜志第一期年度“IEDM集錦”中僅有的兩篇論文之一。
Banerjee在2008年IEDM會議上首次提出了使用摻雜多層石墨烯的想法，并一直致力于此。2017年2月，他通過高溫下多層石墨烯的化學氣相沉積(CVD)在實驗上實現了這一想法，隨后將其轉移到硅片上，然后對多層石墨烯進行圖案化，隨后進行摻雜。對寬度低至20納米的DMG互連導電性的電學表征證實了2008年提出的想法的有效性。然而，該工藝不是“CMOS兼容的”(制造集成電路的標準工業規模工藝)，因為CVD工藝的溫度遠遠超過后端工藝的熱預算。
為了克服這一瓶頸，Banerjee的團隊開發了一種獨特的壓力輔助固相擴散方法，用于在后端CMOS工藝中使用的典型電介質基底上直接合成大面積的高質量多層石墨烯。在冶金學領域眾所周知并經常用于形成合金的固相擴散，包括對緊密接觸的兩種不同材料施加壓力和溫度，以使它們相互擴散。
Banerjee團隊以一種新穎的方式運用了這項技術。他們首先將石墨粉末形式的固相碳沉積到優化厚度的鎳金屬沉積層上。然后，他們對石墨粉加熱(300攝氏度)并施加額定壓力，以幫助分解石墨。碳在鎳中的高擴散性允許它快速穿過金屬膜。
有多少碳流過鎳取決于它的厚度和它所含的顆粒數量。“顆粒”是指沉積的鎳不是單晶金屬，而是多晶金屬，這意味著它具有兩個單晶區域彼此相遇但沒有完全對齊的區域。這些區域被稱為晶界，外部粒子——在這種情況下，是碳原子——很容易通過它們擴散。碳原子然后在鎳的另一個表面上重組，更靠近電介質基底，形成多個石墨烯層。
Banerjee的小組能夠控制生產最佳厚度石墨烯的工藝條件。“對于互連應用，我們知道需要多少層石墨烯，”Banerjee實驗室的博士生、2018年IEDM論文的第一作者蔣俊凱說。“因此，我們優化了鎳的厚度和其他工藝參數，以精確地獲得我們想要的電介質表面的石墨烯層數。”隨后，我們簡單地通過蝕刻去除鎳，這樣剩下的只是非常高質量的石墨烯——實際上與通過CVD在非常高的溫度下生長的石墨烯質量相同，”因為我們的工藝涉及相對較低的溫度，不會對芯片上的其他制造元件(包括晶體管)構成威脅，所以我們可以在它們上面制作互連。"
Banerjee已經就該工藝申請了臨時專利，克服了迄今為止阻止石墨烯取代銅的障礙。一句話，石墨烯互連有助于創造更快、更小、更輕、更靈活、更可靠和更具成本效益的集成電路。Banerjee目前正在與有興趣獲得這種CMOS兼容石墨烯合成技術許可的行業合作伙伴進行談判，這可能為第一種進入主流半導體行業的2D材料鋪平道路。
查詢進一步信息，請訪問官方網站https://nrl.ece.ucsb.edu/spotlights/cmos-compatible-graphene。（鐠元素，產通數造）
| 
