【產通社，4月20日訊】復旦大學（Fudan University）官網消息，其集成芯片與系統全國重點實驗室、芯片與系統前沿技術研究院周鵬-劉春森團隊通過構建準二維泊松模型，在理論上預測了超注入現象，打破了現有存儲速度的理論極限，研制“破曉（PoX）”皮秒閃存器件，其擦寫速度可提升至亞1納秒（400皮秒），相當于每秒可執行25億次操作，是迄今為止世界上最快的半導體電荷存儲技術。相關成果以《亞納秒超注入閃存》（Subnanosecond flash memory enabled by 2D-enhanced hot-carrier injection）為題，于北京時間4月16日晚間在《自然》（Nature）期刊上發表

顛覆現有存儲架構，跑進亞納秒級速度大關

AI時代，大數據的高速存儲至關重要。如何突破信息存儲速度極限，一直是集成電路領域最核心的基礎性問題之一，也是制約AI算力上限的關鍵技術瓶頸。要實現大數據的高速存儲，意味著與之匹配的存儲器必須是在存儲速度、能耗、容量上均表現優異的“六邊形戰士”。

然而，既有存儲器的速度分級架構形如一座金字塔——位于塔上層的易失性存儲器（如SRAM、DRAM）擁有納秒級的高速存儲，但其存儲容量小、功耗大、制造成本高、斷電后數據會丟失；而位于塔底的非易失性存儲器（如閃存）則恰恰相反，雖克服了前者的種種劣勢，但唯一的美中不足，便是百微秒級的存取速度不及前者十萬分之一，遑論滿足AI的計算需求。

既然閃存除了速度都是優點，有沒有可能補齊它的速度短板？為此，周鵬-劉春森團隊開展攻關，試圖重新定義存儲的邊界，找到一種“完美”的存儲器。

作為閃存的基本存儲單元，浮柵晶體管由源極、漏極和柵極所組成。當電子從源極順著溝道“跑”向漏極的過程中，按下柵極這一“開關”，電子便可被拽入浮柵存儲層，實現信息存儲。

“過去為閃存提速的思路，是讓電子在跑道上先熱身加速一段時間，等具備了高能量再按下開關。”劉春森形象解釋。但在傳統理論機制下，電子的“助跑”距離長、提速慢，半導體特殊的電場分布也決定了電子加速存在理論上限，令閃存存儲速度無法突破注入極值點。

從存儲器件的底層理論機制出發，團隊提出了一條全新的提速思路——通過結合二維狄拉克能帶結構與彈道輸運特性，調制二維溝道的高斯長度，從而實現溝道電荷向浮柵存儲層的超注入。在超注入機制下，電子無需“助跑”就可以直接提至高速，而且可以無限注入，不再受注入極值點的限制。通過構建準二維泊松模型，團隊成功在理論上預測了超注入現象，據此研制的皮秒閃存器件的擦寫速度闖入亞1納秒大關（400皮秒），相當于每秒可執行25億次操作，性能超越同技術節點下世界最快的易失性存儲SRAM技術。

這是迄今為止世界上最快的半導體電荷存儲技術，實現了存儲、計算速度相當，在完成規模化集成后有望徹底顛覆現有的存儲器架構。在該技術基礎上，未來的個人電腦將不存在內存和外存的概念，無需分層存儲，還能實現AI大模型的本地部署。

十年磨一劍，做卡脖子領域的底層理論創新

給技術取名為“破曉”，寓意打破既有存儲速度分級架構，迎接一個全新的存儲時代。朝著這一目標，團隊聚焦閃存技術的速度問題，由淺入深研究長達十年。

2015年，復旦碩士在讀的劉春森在導師周鵬指導下開展的第一項研究就是閃存器件。他們深知，面對高筑的技術壁壘，若想在閃存這一卡脖子領域取得重大突破，唯有另辟蹊徑、持續創新。

2018年，團隊利用多重二維材料構建二維半浮柵閃存結構，將存取速度提升至10納秒量級，這也是他們發表在納米技術領域國際期刊Nature Nanotechnology上的第一篇閃存技術相關成果。不過，這項技術的器件結構仍較復雜，斷電后，數據也只能保存十秒左右。

2021年，他們嘗試修正傳統理論機制。基于FN隧穿這一閃存工作機制，團隊首次發現了雙三角隧穿勢壘超快電荷存儲機理，并研制出范德華異質結閃存，將存儲速度提至20納秒的同時確保了數據存儲的非易失（數據保存可達10年），成果再登Nature Nanotechnology。

但這兩項成果與團隊期待的顛覆性創新仍有一定差距。時至今日，劉春森還時常會翻出1967年施敏博士（Simon Sze）和江大原（Dawon Kahng）在美國貝爾實驗室提出浮柵晶體管概念所發表的論文，反復閱讀這篇為閃存技術奠基的經典之作。

“60年過去了，如果還是沿著傳統理論，或者靠換材料碰運氣，很難做出顛覆性成果。我們一直在思考，能不能致敬前輩提出一個全新的閃存工作機制？”劉春森說。

于是，團隊決心從底層理論機制著手創新。2021年底，他們基于高斯定理進行理論創新有了初步把握，最終在2024年構建起了準二維泊松模型，經過測試驗證，迎來最終的“破曉”時刻。

回想自己如何從早期研究領域的多線并行轉變為專注于閃存技術研究，劉春森覺得：“當你意識到什么是真正有價值的東西的時候，你就要開始聚焦，一頭扎到底。”

“雙腿”并行推動原型器件集成落地

銜接起實驗室成果與產業化需求，確保理論創新與應用轉化能夠“雙腿并行”，是周鵬-劉春森團隊在研究中相互交織的兩條主線。

“過去講究理論創新，可能挖一個坑又換一個。如果你不往下多挖一步，把原型器件做到集成，產業界也不會接手完成這一步。”劉春森認為。 

針對2021年的理論成果，團隊在2023年發表的論文中驗證了修正后的理論在其他半導體材料的通用性，并在2024年實現了最大規模1Kb納秒超快閃存陣列集成驗證，成功研發出物理溝道尺寸8納米的超快閃存器件。

正是依托這些前期完成的集成工作，此次研發的亞納秒級原型器件得以向產業化落地加速推進。團隊將“破曉”與CMOS結合，以此打造出的Kb級芯片目前已成功流片。下一步，他們計劃在3-5年將其集成到幾十兆的水平，屆時可授權給企業進行產業化。

作為智能時代的核心基座，存儲技術的速度邊界拓寬或將引發應用場景指數級的革新，并成為我國在人工智能、云計算、通信工程等相關領域實現技術引領的“底氣”之一。這場突破極限的挑戰，未完待續。

復旦大學集成芯片與系統全國重點實驗室、芯片與系統前沿技術研究院劉春森研究員和微電子學院周鵬教授為論文通訊作者，劉春森研究員和博士生向昱桐、王寵為論文第一作者。研究工作得到了科技部重點研發計劃、國家自然科學基金人才類項目、上海市基礎研究特區計劃、上海啟明星等項目的資助，以及教育部創新平臺的支持。

查詢進一步信息，請訪問官方網站http://news.fudan.edu.cn/2025/0417/c1268a145010/page.htm，以及https://www.nature.com/articles/s41586-025-08839-w。（Robin Zhang，產通數造）    （完）