使用適當的高速差分放大器將可提高信號鏈路包括高速ADC的適應性。差分放大器可以為微分轉換、阻抗變換和增益或者衰減提供例如單端的信號調理。
當用小于而不是大于全量程的信號驅動ADC時，ADC通常提供固定的增益獲得最佳特性。幅度為最小有效位（LSB）若干倍的數字小信號會帶來失真。同樣地以超出全量程的信號驅動ADC也會造成失真。使用運放可以把信號變為適合于ADC的最佳幅度范圍。CLC5526是一個專門設計的在驅動高速ADC時能提供增益和衰減的可變增益差分放大器。用微控制器控制時可以獲得42dB的動態范圍。LMH6550提供低失真、直流耦合、直流偏置選擇和固定增益等特性。與高速CMOS ADC比如ADC12DL065配合使用時，以上兩個放大器均可提供低阻抗、高兼容性驅動能力。
選擇哪個放大器來驅動ADC對第一次確定系統需求非常重要。需要考慮的關鍵參數有帶寬、失真、平衡誤差和建立時間。對寬帶信號來說，失真通常是決定性的因素。另一方面，對窄帶信號來說帶寬決定著最終的選擇，因為失真可以由DSP消除。窄帶信號由產生在帶外的交互調制和諧波失真來表征，而對寬帶信號許多交互調制信號和諧波失真將落在帶內。基于信號和ADC特性的更加詳細的選擇標準將在后面介紹。
讓我們來先簡單的回顧一下有關ADC的基礎知識。作為混合器件，ADC包含模擬和數字電路。ADC的數字部分電路通常按給定系統的固定時鐘采樣率工作，采樣率決定了許多以下介紹的關鍵操作特性。ADC根據耐奎斯特采樣定律來產生代表信號的數字量。耐奎斯特(Nyquist)采樣定律表明必須以信號的最高頻率的兩倍的采樣率來對信號進行采樣。這說明耐奎斯特頻帶是采樣率除以2（FS/2）。實際上這個導致了混疊信號的出現。混疊信號是出現在ADC上的跟實際頻率不同的信號。混疊信號是必需或者不必須的信號，但在系統設計時必須把它考慮進去。根據應用目的不同，混疊信號可以是噪聲也可以是必須的信號。使用模擬濾波器加上適當選擇采樣頻率和信號頻率就可以消除由于混疊而造成的失真。
1、耐奎斯特運算
ADC最經典并且可能是最為人熟知的應用是耐奎斯特應用。該應用中信號完全包含在DC和ADC采樣率之間。耐奎斯特定律表明，必須用最少為被采樣信號最高頻率分量的兩倍的采樣率來把信號數字化（注意這不適用于調制信號的載波，僅適用于信號表示信息的部分）。例如，把電話交談的包含300到3000Hz的語音數字化，應該用采樣率最小為6KHz的ADC。
在美國，電話交談內容用8bit分辨率8KHz采樣率數字化。雖然耐奎斯特運算是對ADC的最低要求，但它使抗混疊濾波器成為系統性能的殺手。同樣地，耐奎斯特運算對驅動放大器也提出了很高地要求，放大器應該具備0.1dB的帶寬，也就是最少為采樣頻率一半的帶寬。放大器和ADC必須具有高達采樣頻率一半的相當的失真和噪聲特性。如果放大器用作有源濾波器，那么放大器-3dB帶寬必須近似于兩倍采樣頻率或者更大。一般情況下，耐奎斯特運算中，放大器和ADC在FS/2或者更低的頻率下所有參數必須具備可比的規格。像LMH6550這樣的固定增益放大器對需要緩沖和少量固定增益并且要對異常信號濾波的直流耦合信號或者低于50MHz的寬帶信號是非常理想的。LMH6550也可以為微分轉換的單端電路省去變壓器。
2、過取樣
飛速發展的ADC技術使信號鏈路設計人員有了很大的選擇余地。現代ADC的速度是如此快以致它們的時鐘頻率要比所需要的信號帶寬快得多，這就是過采樣。要在過采樣模式下工作，信號頻帶要比FS/2小得多。過取樣度越高，ADC前面的模擬濾波器的要求就越低。
另一個重大的優點是驅動放大器僅需要在信號頻帶這個規格上配合ADC。過取樣的一個很大的優點是其后的數字濾波。信號頻率上限和FS/2之間的整個區域均可用數字處理。數字濾波的優點是容易調諧、精確和容易獲得高階的濾波器，這就產生了處理增益。處理增益是改善DSP數字信號處理信噪比的措施，因為幾乎所有的頻帶外噪音均被數字濾波濾掉了，處理增益大概等于過取樣度，例如信號帶寬為6MHz采樣率為24MHz的系統采用2倍過取樣率，則其信噪比將高達6dB。
DSP不能消除信號帶內的噪聲，精心選擇增益設置和反饋電阻可以把放大器帶來的噪聲減到最小。
3、子采樣
子采樣ADC的采樣機制像模擬混頻器一樣工作。非線性混頻是一種因為外差和超外差接收機而流行起來的非常老的技術。
子采樣通常用在信號帶寬遠小于FS/2的過采樣結構中。精心選擇中頻頻率和采樣頻率后，控制ADC的DSP可以消除模擬信號鏈引入的失真，同時也可以消除ADC引起的大部分失真。這帶來了過取樣部分所說的一樣的優點。這是很重要的，因為根據FS/2和信號帶寬，較高頻率的載波需要同樣數量的濾波器但更高的抗混疊濾波器Q值，沒有過采樣將是不實際的。
4、把放大器連接到ADC
模數轉換器經常遇到比較難連接的負載的情況，它們一般具有很高的輸入阻抗并且輸入端有很大電容，這個電容通常還是可變的，倒不如存在跟開關電容有關的尖峰電流或者加上采樣保持電路。這導致ADC的輸入驅動比較麻煩，必須用放大器。差分放大器的輸出級可以平滑輸出電流尖峰，同時實現低阻抗輸出和快速設置信號源以實現精確采樣。
對高速電路來說，布線是非常講究的。放大器和ADC的配置位置必須盡量靠近，濾波元件必須布置在ADC和放大器附近，放大器的輸出通道的寄生負載必須最小。ADC對高頻噪聲非常敏感，噪聲通常會經輸入端引入。另外ADC的數字輸出必須跟ADC和放大器的輸入端隔離。放大器和ADC輸入引腳不要置于電源或者地銅箔面上面。電源旁路電容應該用低ESR電容并布置在相關引腳附近2mm范圍內，必要時采用多過孔也是很好的方法。
5、共模反饋
差動放大器中的共模反饋電路的優點是可以使放大器可以精確地設定輸出共模電壓電平。對大多數ADC來說共模電壓必須設定為一個特定的值，以實現全動態范圍。因為差分放大器本來就只放大輸入端信號的差值，輸出共模信號可以在不影響增益或者差動輸出信號的情況下單獨設置。像LMH6550這樣的放大器對共模信號具有高阻抗輸入，這使得放大器能夠使用大多數ADC帶緩沖VREF輸出的參考電壓。對沒有緩沖參考引腳的ADC，可以設置外部參考供兩者使用。
使用共模反饋電路的另一個優點是，當放大器需要產生從一個單端信號源產生一個全差動信號時，共模反饋電路實際基本上產生了缺失的相位輸入信號，同樣它也在所期望的共模工作點附近平衡了兩個差動輸出級，這樣就可從單端信號源產生非常精確的差動信號。
必須注意，從緩沖器輸入引腳和輸出共模電壓工作點來看，共模反饋電路很像是單位增益緩沖放大器。方程VOCM = (V+OUT + V-OUT)/2更清楚地說明了輸出信號跟輸出共模電壓(VOCM)具有相同的大小，但相位相反。
進一步信息，請閱讀美國國家半導體有限公司應用注釋“AN-1393：Using High Speed Differential Amplifiers to Drive Analog to Digital Converters”，網址為http://www.national.com/CHS/an/AN/AN-1393.pdf。
