隨著人類對高速數據處理與運算的需求，電腦技術的進步一日千里。而電腦的架構，除了IC晶片制程的尺度越來越小，各元件彼此間的互連密度也越來越密集，操作頻率更是越來越高，在頻率提高的同時，計時(timing) 精度也必須越來越精確。目前數字信號的操作頻率雖然只有數百個MHz，但是由于它的上升與下降時間很短(數百ps) ，因此頻率范圍往往到達數個GHz。也就是說，一個完整的數字信號，除了本身的頻率外，其高次諧波分量也必須考慮。而一個印刷電路板不論是封裝或是主機板，其幾何結構與電路的諧振頻率也差不多位于這一個范圍。不當的電源供應系統設計會導致電源品質的惡化，甚至造成系統無法正常操作。

此外，由于元件的密度越來越高，數量越來越多，降低每個元件的功耗是當務之急。因此，低操作電壓與小振幅(swing)是普遍的設計趨勢。然而，操作電壓越低，也表示它越容易受到雜波的影響。這些雜波來源很廣，如信號的耦合或串擾，相鄰兩信號之間的相互干擾(Inter-Symbol Interference, ISI)，電磁輻射(EMI/EMC)等。但是，影響最大的是電源的雜波，特別是當數個信號同時開關時所產生的同時切換雜波(simultaneous switching noise, SSN)。

以上是電源完整性方面最突出的兩個問題。通常，整個電源供應系統除了包含電路系統外，也包括了由電源面與接地面所形成的電磁場系統。電力(Vcc)從電源供應器輸入后，經過電路通孔（via）到達電源面與接地面，再通過其他通孔接到殼體或外包裝上，最后再由電源島與接地島(power/ground island)通過接合線(wire-bonding)或倒裝晶片滲透到IC晶片內部。其中，為了獲得高頻電力傳輸，可以加旁路電容(by-pass capacitor)；而為了使電源穩定，可以加去耦電容。這個電源供應系統的諧振頻率已進入微波范圍，高頻雜波容易被儲存在某些特定諧振頻率上，造成電源品質降低。

電源完整性與信號完整性有密切的關系。穩定而無雜波的電源供應是良好信號品質的基石，而良好的信號品質也能降低雜波的產生，兩者相輔相成。更進一步說，電源完整性會影響計時的偏移量(timing skew)。良好的電源供應除了提供阻抗值穩定的電源外，還應該有效的降低電源雜波對計時的影響。

電源品質的好壞直接影響信號品質。好的電源必須具備電壓穩定與快速供電的能力。所謂電壓穩定是指所提供的電壓波動很小。除了對時間的波動很小外，對不同位置的波動也很小。至于快速供電的能力主要是指當I/O buffer切換時，電源的供應可以迅速彌補消耗，也就是電路上等效電感的效應很小。問題可以分成兩類，一是電源供應阻抗，也就是目標阻抗(target impedance)；另一個是電壓面與接地面(PWR/GND planes)所形成的諧振腔。

1、電源傳輸阻抗

所謂電源傳輸阻抗是指在電源傳輸時所遇到的等效阻抗。一般情況下，電源供應都是直流，但是當I/O buffer快速切換時，電源內除了直流成分也有交流成分。而交流成分的頻率很高且范圍很廣，因此必須考慮阻抗匹配與諧振問題。電源傳輸阻抗值越小，不匹配導致的反射效應越小，也就是電源內雜波越小，品質也越好。基本上，從圖1可以看出，整個電力傳輸是電感性(主要來自于via及PWR/GND inductance)，阻抗值會隨著頻率而變大。

2、電壓面與電源面的諧振

一旦某個諧振頻率在操作時被激發，表示某個電壓面與電源面之間形成一個諧振腔。這個諧振腔會累積雜波能量，導致電源供應波動，也就是當元件汲取電壓的瞬間是忽高忽低，造成輸出信號不穩定甚至無法操作。這個現象在多個I/O buffer同時切換時會更加惡化。然而這些雜波是如何進入諧振腔，一般來說，可以有幾個途徑。一是I/O buffer切換時，流經電源面與接地面的撬棍（crowbar）電流；另一種是信號在基準面上的回傳電流或信號電流流經via上的輻射雜波。然而，進入諧振腔必須要相位相同才能持續累積，所以同時切換輸出(SSO)時的撬棍電流是雜波的主要來源。

在PCB的電壓面與電源面的設計上，諧振頻率與品質因數是比較重要的參數。首先，諧振特性不僅會發生在電壓面與接地面之間，而且電壓面與電壓面，接地面與接地面也會形成諧振腔。也就是只要有兩個金屬面之間就可以儲存電磁能，形成諧振。另外在多層的PCB結構中，層與層之間的耦合亦增加問題的復雜性。此外，PCB上的via、電容、電感及電阻等元件也會改變整個諧振特性。