|
自從2024年9月佳能推出納米壓印光刻（Nanoimprint Lithography, NIL）技術的首個商業版本后，這項技術有朝一日可能會顛覆最先進的硅芯片的制造。納米壓印光刻（NIL）技術能夠圖案化小到14納米的電路特征，使邏輯芯片能夠與現在大規模生產的英特爾、AMD和Nvidia處理器相媲美。
NIL系統提供的優勢可能會挑戰主導當今先進芯片制造的價值1.5億美元的機器，即極紫外（EUV）光刻機系統。如果佳能是正確的，它的機器最終將以極低的成本提供EUV質量的芯片。
該公司的做法與EUV系統公司完全不同，后者完全由總部位于荷蘭的ASML制造。這家荷蘭公司使用一種復雜的工藝，從千瓦級激光開始，將熔化的錫滴噴射到發出13.5納米波長的等離子體中。然后，這種光被專門的光學器件引導通過真空室，并從有圖案的掩模反射到硅晶片上，從而將圖案固定在晶片上。
相比之下，佳能的系統，這是運到國防部支持的R&D財團得克薩斯電子研究所，似乎幾乎滑稽簡單。簡而言之，它將電路圖案壓印到晶圓上。
納米壓印光刻：更小、更便宜
NIL從一個類似光刻的過程開始。它使用聚焦的電子束在“掩模”上寫下圖案。在EUV，這種圖案被反射到鏡子上，然后被反射到硅上。在NIL中，由石英制成的所謂的主掩模或模具被用于創建也由石英制成的多個復制掩模。
然后，復制掩模被直接壓在涂有液體樹脂（稱為抗蝕劑）的晶片表面上，就好像它是一個印章一樣。然后，汞燈發出的紫外線——20世紀70年代芯片制造中使用的那種——被用來固化樹脂，并允許掩模從晶片上移除。因此，來自主掩模的相同圖案被壓印到硅上的抗蝕劑上。就像在基于光刻技術的芯片制造中一樣，這種模式引導著一系列蝕刻、沉積和其他制造晶體管和互連所需的過程。
印第安納州普渡大學極端環境下材料中心的領導人、EUV光源專家Ahmed Hassanein說:“這看起來是一種簡單而聰明的方法，可以推進無光源納米光刻技術，實現高精度圖案化。與EUV系統相比，該系統還具有能耗更低、購買和運營成本更低的優勢。”
佳能聲稱，與EUV相比，這種直接接觸方法需要的步驟和工具更少，從而使過程更簡單，運營成本更低。例如，與采用250瓦光源的EUV系統相比，佳能估計NIL只消耗十分之一的能量。
此外，NIL在工廠的潔凈室地板上占用了更少的極其寶貴的不動產。今天的EUV系統有雙層巴士那么大，大約200立方米。但是四個零系統的集群占據了不到一半的體積（6.6×4.6×2.8米），盡管還需要占據另外50立方米的掩模復制工具。
20年后商業化
但是這種簡單性是伴隨著漫長而昂貴的開發過程而來的。二十多年前，當佳能在2004年開始努力時，幾個研究實驗室已經開始開發NIL技術。2014年，為了加快進度，佳能收購了位于得克薩斯州奧斯汀的分子印記公司（MII），該公司是該技術的早期領導者。該子公司更名為佳能納米技術公司，現作為美國R&D NIL研發中心。
然而，即使將MII加入佳能的R&D工具箱，也花了20年才把這項技術推向市場。佳能光學產品業務副首席執行官Kazunori Iwamoto在位于東京以北100公里宇都宮的NIL生產基地告訴IEEE Spectrum，在那段時間里，佳能必須跨越幾個很高的工程障礙。
在大多數芯片制造中，抗蝕劑，即保持電路圖案的聚合物樹脂，被均勻地涂在晶片表面。但是這種方法對NIL無效，因為過量的樹脂會在壓印過程中從掩模下滲出，干擾下一步的壓印操作，導致缺陷。所以取而代之的是，佳能利用其噴墨打印技術，以最佳的量來應用抗蝕劑，以匹配電路圖案。此外，抗蝕劑的毛細力被優化以在接觸時將材料吸入掩模的蝕刻圖案中。
佳能還必須防止壓印過程中氣泡進入晶片和掩模之間，氣泡會干擾工具將掩模與晶片上已有的任何電路特征對準的能力。答案是設計一個中間更薄的可彎曲掩模。在沖壓過程中，壓力首先施加到掩模的中間，這將中心向外推，以首先與抗蝕劑接觸。然后兩個表面之間的接觸繼續徑向向外，迫使空氣從邊緣離開。這與你在智能手機上應用屏幕保護時避免產生模糊氣泡的做法沒什么不同。
除了通過發展環境控制技術來處理微粒污染之外，校準問題可能是最令人頭痛的問題。
當電路圖案層被壓印在另一層的頂部時，精確的重疊控制對于確保通孔（傳輸信號和供電層之間的垂直連接）正確對準是至關重要的。NIL工藝允許一些回旋余地，但在納米水平上工作意味著對準誤差很容易發生。例如，它們可能由晶片平整度和表面特征的變化、不精確的晶片和掩模放置以及壓印過程中掩模形狀的變形引起。為了最大限度地減少這種失真，佳能使用了一系列自動化技術。這些包括保持對操作溫度的嚴格控制，施加壓電力（piezoelectric force）以校正掩模形狀的變形，以及施加來自激光器的熱量以膨脹或收縮晶片并使其和掩模更加對準。
“我們稱這種專有技術為高階失真校正，”Iwamoto說。"應用它，我們現在可以以1納米的精度覆蓋電路圖案."
NIL技術和壓印世界
面對所有這些問題，佳能的工程師們創造了一種相對簡單的光刻工藝。它開始于創建一個主掩模。像其他光刻掩模一樣，這是通過使用電子束光刻蝕刻圖案制成的。主掩模包含要印刷的電路設計的凸起圖案，尺寸為152.4×152.4毫米，約為光刻法所能生產的最大芯片面積的25倍。
從該主掩模制造多個具有凹陷圖案的復制掩模。每個復制掩模可以生產多達80批，每批包括25個晶片。所以一個復制品可以為2000個晶片制作一層電路。
為了說明NIL的擁有成本更低，Iwamoto將它與先進的氟化氬（ArF）浸沒光刻系統進行了比較，該系統是EUV光刻技術的前身，目前仍在廣泛使用，用于生產20納米寬的接觸孔密集陣列。Iwamoto說，對于同樣的產量，NIL系統以每小時80片的速度工作可以降低43%的擁有成本。
佳能的目標是通過進一步減少顆粒污染，提高抗蝕劑的質量，完善和優化NIL工作流程，實現每個復制掩模能夠生產340批的100wph計劃。Iwamoto估計，實現這一目標后，相對于浸沒式光刻的擁有成本將下降到59%。
誰將成為早期采用者？
盡管有潛在優勢，由于主流EUV光刻設備制造商已經在系統及運營中投入巨資，要在他們的生態中增加一種不同類的設備并不是一件容易的事情。
“過去十年里，EUV已經確立了自己作為主流技術的地位，”Iwamoto說。“它克服了許多挑戰，能夠實現高生產率，并有一條生產更小圖案的道路。如果NIL要參與競爭，它需要提高產能，延長模具壽命，改善顆粒和碎片管理，并提高產量。”
但前提是，這項技術必須進入工廠才能在實踐中改進。Iwamoto說，在收到幾個來自日本和國外的潛在客戶的詢問后，他們正在進行討論并提供NIL演示。佳能表示，除了將第一個商業系統運送到德州電子研究所之外，Kioxia稱東芝存儲器已經測試NIL系統好幾年了，現在正在評估將其用作原型存儲芯片的生產工藝。
Iwamoto還指出，佳能正在維持一個積極的NIL應用路線圖，計劃從2028年開始生產高分辨率掩模，可以生產20納米線寬和5納米重疊精度的3D NAND閃存。對于DRAM，目標是10納米線寬和2納米覆蓋，而邏輯器件計劃達到8納米線寬和1.6納米覆蓋。如果這些目標在該時間框架內實現，同時提高晶圓產量，NIL可能成為EUV技術的一種有吸引力的替代方案，特別是對于精度和成本效益至關重要的應用。（編譯：鐠圖文）
|
