|
提起臺積電，雖然都知道這是一家雄霸全球的半導(dǎo)體晶圓制造企業(yè)，但是不一定知其全名是臺灣集成電路制造股份有限公司，英文簡寫TSMC，在臺灣證券交易所（TWSE）的上市股票代碼是2330，在紐約證券交易所（NYSE）上市的股票代碼是TSM。
臺積電開創(chuàng)了專業(yè)集成電路制造服務(wù)商業(yè)模式，專注生產(chǎn)由客戶所設(shè)計(jì)的芯片。雖然本身并不設(shè)計(jì)、生產(chǎn)或銷售自有品牌產(chǎn)品，誰都無法否認(rèn)臺積電在全世界專業(yè)集成電路制造服務(wù)領(lǐng)域的霸主地位。截至2019年，臺積電及其子公司所擁有及管理的年產(chǎn)能超過1200萬片12吋晶圓約當(dāng)量，在臺灣設(shè)有3座12吋超大晶圓廠（GIGAFAB Facilities）、4座8吋晶圓廠和1座6吋晶圓廠，并擁有一家100%持有之海外子公司——臺積電（南京）有限公司之12吋晶圓廠及2家100%持有之海外子公司——WaferTech美國子公司、臺積電（中國）有限公司之8吋晶圓廠產(chǎn)能支援。
隨著7納米強(qiáng)效版技術(shù)的量產(chǎn)，以及5納米技術(shù)成功試產(chǎn)，其研發(fā)組織持續(xù)推動技術(shù)創(chuàng)新以維持業(yè)界的領(lǐng)導(dǎo)地位。當(dāng)采用三維晶體管之第六代技術(shù)平臺的3納米技術(shù)進(jìn)入大家視線時(shí)，臺積電已開始開發(fā)領(lǐng)先半導(dǎo)體業(yè)界的2納米技術(shù)，同時(shí)針對2納米以下的技術(shù)進(jìn)行探索性研究。
以下盤點(diǎn)一下臺積電近期的發(fā)表的11大研發(fā)成果：
（1）5納米制程技術(shù)
雖然半導(dǎo)體產(chǎn)業(yè)逼近硅晶之物理極限，5納米制程仍遵循摩爾定律，顯著地提高芯片密度，在相同的功耗下提供更好的效能，或在相同的效能下提供更低的功耗。目前，臺積電的5納米制程已經(jīng)全面量產(chǎn)，靜態(tài)隨機(jī)存取（SRAM）記憶體及邏輯電路之良率均符合預(yù)期。
（2）3納米制程技術(shù)
相較于5納米制程技術(shù)，3納米制程技術(shù)大幅提升芯片密度及降低功耗并維持相同的芯片效能。2019的研發(fā)著重于基礎(chǔ)制程制定、良率提升、晶體管及導(dǎo)線效能改善以及可靠性評估。
（3）2納米制程技術(shù)
2019，臺積電領(lǐng)先半導(dǎo)體產(chǎn)業(yè)進(jìn)行2納米制程技術(shù)的研發(fā)，包括基礎(chǔ)制程制定、良率提升、晶體管與導(dǎo)線效能，以及可靠性等工藝參數(shù)。
（4）微影技術(shù)
2019微影技術(shù)研發(fā)的重點(diǎn)在于5納米的技術(shù)轉(zhuǎn)移、3納米技術(shù)的開發(fā)及2納米以下技術(shù)開發(fā)的先期準(zhǔn)備。5納米技術(shù)已經(jīng)順利地移轉(zhuǎn)，研發(fā)單位與晶圓廠合作排除極紫外光微影量產(chǎn)問題。針對3納米技術(shù)的開發(fā)，極紫外光（EUV）微影技術(shù)展現(xiàn)優(yōu)異的光學(xué)能力，與符合預(yù)期的芯片良率。研發(fā)單位正致力于極紫外光技術(shù)，以減少曝光機(jī)光罩缺陷及制程堆棧誤差，并降低整體成本。2020年，臺積電在2納米及更先進(jìn)制程上將著重于改善極紫外光技術(shù)的質(zhì)量與成本。
2019，公司的極紫外光項(xiàng)目在光源功率及穩(wěn)定度上有持續(xù)性的進(jìn)展，光源功率的穩(wěn)定與改善得以加快先進(jìn)技術(shù)的學(xué)習(xí)速度與制程開發(fā)。此外，極紫外光光阻制程、光罩保護(hù)膜及相關(guān)的光罩基板也都展現(xiàn)顯著的進(jìn)步，極紫外光技術(shù)正逐步邁向全面生產(chǎn)制造就緒。
（5）光罩技術(shù)
光罩技術(shù)是先進(jìn)微影技術(shù)中極為重要的一環(huán)。2019，研發(fā)組織成功地完成5 納米制程光罩技術(shù)的轉(zhuǎn)移，并在3 納米技術(shù)順利導(dǎo)入更復(fù)雜且先進(jìn)的極紫外光的光罩技術(shù)，生產(chǎn)良率、周期時(shí)間及基板缺陷亦有實(shí)質(zhì)進(jìn)展，以符合大量生產(chǎn)的要求。
（6）導(dǎo)線與封裝技術(shù)整合
臺積電在導(dǎo)線互連間距密度和系統(tǒng)尺寸上持續(xù)升級晶圓級系統(tǒng)整合技術(shù)（WLSI），推動系統(tǒng)性能向前演進(jìn)超越了摩爾定律。WLSI 利用前段三維（3D）整合，系統(tǒng)整合芯片（TSMC-SoIC）和后段三維整合而開發(fā)出創(chuàng)新技術(shù)，包括整合型扇出（InFO）和CoWoS? 技術(shù)。
臺積電擁有最先進(jìn)制程的晶圓/芯片，以及混合匹配的前段三維和后段三維系統(tǒng)整合，客戶可以利用臺積電獨(dú)特的從晶圓到封裝的整合式服務(wù)來打造具差異化的產(chǎn)品。
（7）三維集成電路（3D IC）與系統(tǒng)整合芯片（TSMCSoIC）
系統(tǒng)整合芯片（TSMC-SoIC）是一種創(chuàng)新的晶圓級封裝技術(shù)，將多個(gè)小芯片（Chiplet）整合成一個(gè)面積更小與輪廓更薄的系統(tǒng)單芯片，透過此項(xiàng)技術(shù)，7納米、5納米甚至3納米的先進(jìn)系統(tǒng)單芯片能夠與多階層、多功能芯片整合，可實(shí)現(xiàn)高速、高帶寬、低功耗、高間距密度、最小占用空間的異質(zhì)三維集成電路。
有別于傳統(tǒng)的封裝技術(shù)，TSMC-SoIC是以關(guān)鍵的銅到銅接合結(jié)構(gòu)，搭配硅導(dǎo)孔（Through-Silicon-Via, TSV）以實(shí)現(xiàn)最先進(jìn)的3D IC技術(shù)。目前臺積電已完成TSMC-SoIC制程認(rèn)證，開發(fā)出微米級接合間距（bonding pitch）制程，并獲得極高的電性良率與可靠度數(shù)據(jù)，展現(xiàn)了臺積電已準(zhǔn)備就緒，具備為任何潛在客戶用TSMC-SoIC生產(chǎn)的能力。簡言之，TSMC-SoIC技術(shù)不僅提供延續(xù)摩爾定律的機(jī)會，并且在系統(tǒng)單芯片效能上取得顯著的突破。
（8）硅中介層（Si Interposer）與CoWoS
由于高效能運(yùn)算（HPC）與人工智能（AI）市場的快速成長，CoWoS需求持續(xù)強(qiáng)勁，該產(chǎn)品類別的獨(dú)特要求包括將具有最高運(yùn)算能力的邏輯芯片與具有最大容量和帶寬的內(nèi)存芯片整合在一起，而這正是CoWoS的優(yōu)勢所在。為了滿足持續(xù)增加的生產(chǎn)需求，先進(jìn)后段晶圓廠AP3和AP5與最初的CoWoS晶圓廠AP1合力提供客戶所需的CoWoS產(chǎn)能。
在技術(shù)方面，第四代CoWoS藉由擴(kuò)大硅中介層的尺寸而進(jìn)一步提高封裝整體性能，中介層面積高達(dá)1,700平方毫米，其大小足以容納一個(gè)全光罩（full-reticle）尺寸的系統(tǒng)單芯片和多達(dá)六個(gè)三維（3D）高帶寬內(nèi)存（HBM）的堆棧。正在開發(fā)的第五代CoWoS的中介層面積高達(dá)2,400平方毫米，并同時(shí)考慮了新的芯片架構(gòu)，例如小芯片、系統(tǒng)整合芯片、以及第三代高帶寬記憶體（HBM3）。
（9）先進(jìn)扇出與整合型扇出（InFO）封裝技術(shù)
臺積電持續(xù)領(lǐng)先全球大量生產(chǎn)第四代整合型扇出層迭封裝技術(shù)（InFO-PoP Gen-4），以支持移動應(yīng)用處理器與整合型扇出暨基板封裝技術(shù)（InFO_oS）高效能運(yùn)算（HPC）晶粒分割的應(yīng)用。2019年，臺積電的第五代InFO-PoP和第二代InFO_oS也分別通過了認(rèn)證，支持移動應(yīng)用和高效能運(yùn)算應(yīng)用。
根據(jù)第五代InFO-PoP認(rèn)證，此技術(shù)可以具有更小的封裝尺寸，更多的接腳數(shù)和更好的電源完整性（power integrity）。
第二代InFO_oS提供了更多的晶粒分割整合于更大的封裝尺寸和更高的帶寬上。通過持續(xù)開發(fā)具有更細(xì)間距晶粒到晶粒互連的多晶粒異質(zhì)整合，該技術(shù)成就了無基板的嶄新整合型扇出技術(shù)，支援消費(fèi)性應(yīng)用。
（10）新一代整合式被動組件技術(shù)（IPD）
新一代整合式被動組件技術(shù)（Integrated Passive Device, IPD）提供高密度電容器和低有效串聯(lián)電感（Effective Series Inductance, ESL）以增強(qiáng)電性，并已通過InFO-PoP認(rèn)證。AI與5G移動應(yīng)用將受惠于強(qiáng)化的InFO-PoP技術(shù)，新一代IPD從2020年開始量產(chǎn)。
（11）先進(jìn)導(dǎo)線技術(shù)
為了強(qiáng)化客戶的競爭力，臺積電透過導(dǎo)線技術(shù)架構(gòu)的創(chuàng)新與新材料的開發(fā)，提供先進(jìn)導(dǎo)線技術(shù)以提升芯片效能。創(chuàng)新的電力分布網(wǎng)絡(luò)（PDN）方案在于減低傳統(tǒng)作法上的高壓降與電阻電容延遲，并利用更好的布線資源來改善線路密度。新材料包括金屬與介電質(zhì)材料，開發(fā)著重于結(jié)實(shí)的低介電材料與較低等效電容結(jié)構(gòu)。除了金屬阻絕層的開發(fā)之外，臺積電亦研發(fā)單金屬元素、雙元與三元合金。
查詢進(jìn)一步信息，請?jiān)L問官方網(wǎng)站 http://www.tsmc.com.tw。（Robin Zhang，張底剪報(bào)）
|
